(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-245482

(43)公開日 平成4年(1992)9月2日

(51) Int.Cl. ⁵ H 0 1 L 29/784	識別記号	庁内整理番号	FΙ	技術表示箇所
21/20 21/205		9171 – 4M 7739 – 4M		
		9056 – 4M 9056 – 4M	H01L	29/78 3 1 1 H 3 1 1 C
		9056-4M	審査請求 未請求	311 と 請求項の数5(全 10 頁) 最終頁に続く
(21)出願番号	特願平3-29411		(71)出願人	
(22)出願日	平成3年(1991)1	E30 F		テイーデイーケイ株式会社 東京都中央区日本橋1丁目13番1号
(22) (II 69 L)	十成5千(1991) 1	,	(71)出願人	000153878 株式会社半導体エネルギー研究所
			(72)発明者	神奈川県厚木市長谷398番地 荒井 三千男 東京都中央区日本橋一丁目13番1号 テイ ーディーケイ株式会社内
	,		(74)代理人	弁理士 山谷 晧榮 (外1名)

(54) 【発明の名称】 非単結晶半導体装置とその製造方法

(57)【要約】

【目的】 本発明は非単結晶半導体装置に関し、ガラス 基板上に低温で形成するTFT用の非単結晶半導体層と して、チャンネル移動度が大きく、均一な非単結晶半導 体層を実現することを目的とする。

【構成】 ガラス基板上に、その粒径が膜厚の1/2 倍~4倍であり、好ましくは500Å~8000Åの大きさである非単結晶半導体層を構成する。また、この半導体層はガラス基板上にジシランガスを用いたCVD法でアモルファスシリコン層を成膜し、これをアニールして固相成長させて製造する。

1

【特許請求の範囲】

【請求項1】 ガラス基板上の非単結晶半導体装置において、素子の形成される非単結晶半導体層の平均粒径が、膜厚の1/2 倍~4倍であることを特徴とする非単結晶半導体装置。

【請求項2】 前記非単結晶半導体層の平均粒径が250Å~8000Åであることを特徴とする請求項1記載の非単結晶半導体装置。

【請求項3】 前記非単結晶半導体層の膜厚が500Å から2000Åであることを特徴とする請求項1または 10 請求項2記載の非単結晶半導体装置。

【請求項4】 前記非単結晶半導体層の酸素濃度は2× 10¹⁹/cm³以下であることを特徴とする請求項1、請求 項2または請求項3記載の非単結晶半導体装置。

【請求項5】 ガラス基板上の非単結晶半導体装置において、ガラス基板上に、ジシランガスを用いたCVD法でアモルファスシリコン層を成膜する工程と、アニール工程を含むことを特徴とする請求項1、請求項2、請求項3または請求項4記載の非単結晶半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は非単結晶半導体装置とその製造方法に係り、特にガラス基板上の非単結晶シリコン (ポリシリコン、アモルファスシリコン等) 膜に形成した神膜トランジスタ (Thin Film Transistor、以下TFTという) の特性を改善するものである。

[0002]

【従来の技術】ファクシミリ用のイメージセンサ等に用いるTFTは、通常石英基板あるいはガラス基板上に形 30成した多結晶シリコン、アモルファスシリコン等の非単結晶半導体層に形成される。

【0003】従来、石英基板上のTFTは900℃以上の高温プロセスで形成されるが、ガラス基板上のTFTは600℃以下の低温で形成される。この低温プロセスによってTFTを形成するための非単結晶層も当然600℃以下の低温で形成する。

【0004】即ち、ガラス基板上に例えばシラン(SiH4)ガスを用いたプラズマCVD法や減圧CVD法 (LPCVD法)によりアモルファスシリコン(a-Si)層を成長させた後、固相成長させてポリシリコン化して活性層とするものである。

【0005】固相成長させるためには、(1)低温で長時間アニールする方法と(2)レーザーアニール法がある。

【0006】 (1) の長時間アニール法は例えば、550℃~600℃の低温の窒素雰囲気中で8時間~56時間加熱してa-Si層をポリシリコン化するものである。この方法で形成した半導体層に形成したMOSFETにおけるN-チャンネルの移動度の最大値は35cm²

/V・sec が得られたという報告がある。しかし、しきい電圧が17V位と非常に高かった。

【0007】また後者の(2)レーザーアニール法はa-S1 層へのレーザー線照射によってこれをポリシリコン化する方法であり、この方法で生成した半導体基板に形成したMOSFETにおけるN-Fャンネルの移動度の最大値は100 cm² /V・sec に達するということもある。

[0008]

【発明が解決しようとする課題】一般にMOSFETではチャンネルの移動度が高い程スイッチング速度の早い素子が得られる。

【0009】ところが、前記(1)のシランガスを用いた a-Si 層の長時間アニール法で形成した半導体基板に形成したMOSFETにおいては、N- チャンネルの移動度が最大でも $35\,cm^2$ $/V\cdot$ sec であり、P- チャンネルの移動度については実用的な値を得ることができなかった。

【0010】また(2)のレーザーアニール法で形成し 20 た半導体基板に形成したMOSFETのNーチャンネル の移動度は高い値が得られるが、この方法ではa-Si 層を均一に固相成長させることが困難であり、特に液晶 の如き大画面ディスプレイやラインセンサ用に用いるT FTを形成する場合の基板としては不適当であった。

【0011】従って、本発明の目的はスイッチング速度が早く、液晶の如き大画面ディスプレイやラインセンサ用のTFTの形成を可能とする、ガラス基板上の非単結晶半導体層としてチャンネル移動度が大きく、広い面積にわたり均一な半導体層の形成を実現するものである。

0 [0012]

【課題を解決するための手段】前記目的を達成するため、本発明者は鋭意研究の結果、ガラス基板上の非単結晶半導体層として、その粒径が該半導体層の膜厚の1/2倍~4倍である非単結晶半導体層を用いることによって、特性のよいTFTが得られることを見出した。なお、膜厚は500A~2000Å、粒径は250A~8000Åが好ましい。

【0013】さらにこの条件を満足する非単結晶半導体 層は、ジシランガスを用いて、低温プロセスによって形 成したa-Si層を固相成長させることによって得られ ることを見出した。

[0014]

【実施例】本発明の一実施例を図1~図5によって説明 する。

【0015】図1、図2は本発明の一実施例であるTF Tの一連の製造工程説明図、図3は非単結晶半導体層の 特性図、図4、図5は本発明の一実施例に形成したTF Tの特性図である。

【0016】本発明の一実施例であるガラス基板上にC 50 - MOSFETから成るTFTを形成する場合の製造工 3

程を説明する。

【0017】まず、非単結晶半導体層を形成するため、 例えば日本電気ガラス社製のネオセラム(商品名)ガラ ス基板1を用意する。 *【0018】ネオセラムガラス基板は表1の如き組成である。

[0019]

: 【表1】

	組 成(%)
シリカ (SiOz)	67
アルミナ (AleQ3)	23
酸化リチウム(Liz O)	4
チタニア (Ti Oz)	2
ジルコニア (ZrQ)	3
リン酸 (P ₂ O ₅)	1

【0020】ネオセラムガラス基板1上に本発明のジシラン(Si2 H6)ガスを用いた減圧CVD法によりa-Si層2を約1000Aの厚さで成膜する(図1(a)参照)。

【0021】成膜条件は以下の通りである。

Si₂ H₆ ガス

100SCCM

圧力

0.3 Torr

Heガス

200SCCM

加熱温度

500℃~570℃

膜厚成長速度(グロースレート)

レート) 50Å~500Å

【0022】次にa-Si層2を550℃~600℃で8時間~56時間加熱し固相成長させポリシリコン層2′とする。

【0023】ポリシリコン層2'にフィールド酸化膜用 30 のSiO2 膜3をRFスパッタリングにより形成した後、レジストによりこのSiO2 膜3をパターニングしてチャンネル部を開孔する(図1(b)参照)。

【0024】SiO2 膜3を含む基板上にゲート酸化膜 4用のSiO2 膜4'を形成する。

【0025】ゲート酸化膜4としては、スパッタリングによるSiO₂膜4′を用いることにより、耐圧性がよく、水素化により界面準位密度の低い酸化膜を得る(図1(c)参照)。

【0026】成膜条件は以下の通りである。

O₂ 圧

43JTorr

使用電力 1.5 KW

成膜温度 150℃

ターゲットサプストレート (Ts) 150mW

膜厚 500Å~1500Å

【0027】次にこの上にゲート電極用のa-Si層

5′を形成する(図1(c)参照)。

【0028】レジストを用いた2段階のエッチングにより、ゲート電極のパターニングを行い、ゲート酸化膜4、ゲート電極5を形成する(図1(d)参照)。

20 【0029】イオン打込み用のマスクとして、一方のチャンネル部開孔部にレジスト6を形成し、開孔部に例えばリン(P)イオンをドープする(図1(e)参照)。

[0030] このレジスト6を剥離し、第2のイオン打ち込みのためのマスク用レジスト7を形成し、開孔部に例えばホウ素(B) イオンをドープし、C-MOSFETを形成する(図1(f)参照)。

【0031】次にレジスト7を剥離後、 N_2 努囲気中で550 $\mathbb{C} \sim 600$ \mathbb{C} $\mathbb{C} \sim 24$ 時間加熱し、ドーパントの活性化とゲート $\mathbf{a} - \mathbf{S}$ \mathbf{i} 層 $\mathbf{5}$ のポリシリコン化を行う。

【0032】さらに例えばH2 雰囲気中で400℃、3 0分間加熱して水素化を行い、チャンネル層を含む半導 体層の欠陥準位を減少させる(図2(a)参照)。

【0033】この後、基板全体にスパッタリングによって層間絶縁膜としてSiOz 膜8を形成する(図2(b)参照)。

【0034】次にこのSiO。膜8にコンタクトホールを形成し、電極用のアルミニウム膜を成膜後、パターニングして、ガラス基板上の非単結晶半導体層中に低温プロセスによりC-MOSFETを完成する。

40 【0035】本発明においてはガラス基板上にa-Si 層の如き非単結晶Si層を形成するためにジシランガス を用いることを特徴とするが、ジシランガスを用いたa -Si膜とシランガスを用いたa-Si膜の特性を表2 に示す。

[0036]

【表2】

膜Na	英雄基項 (°C)	アニールを件 (in Nz)	联 <i>厚</i> (Å)	X牌回析 磁度	金茂/	半値描	拉 括 (A)	格 抗 (D·cm)		ネール語学が多 (^{COM} // SSC)	政治遺皮 (火のギ)
1			500		2.61	0.4	1000	2.6×10 ⁵	1.1210 1	50.0	1210925
2	500	600°C 48h	1500	385	2.56	•	2000	1.2 × 105	5.7x16' 17	92.0	•
3	500	•	2000	504	2.52	•	4000	5,5 x 105	3.96×10" N	28.5	•
4	530		1100	305	2.77	•	2000	9.2 = 105	8.7210° P	73. 2	•
5	530	,	2300	5 <i>5</i> 8	2.86	•	9000	2,5=105	1.0 ×10°n	1.18	•
6	540	4	1000	123), 23 ·	0.53	500	1.8 × 106	37218' P	11.3	1 x 10 ²⁰

【0037】表2において、膜No. $1\sim5$ はジシランガスを用いて成膜したa-Si膜のデータであり、成膜条件は、He:20SCCM、圧力:0.3 Torr、 Si_2 $H_6:100SCCM$ である。また膜No. 6はシランガスを用いて成膜したものであり、成膜条件は20%SiH、/He:800SCCM、圧力0.8 Torrで成膜したものである。

5

【0038】なお、膜No. 5は膜厚が厚すぎるため、また膜No. 6はシランガスを用いているため、本発明の実施例には含まれない。

【0039】表2より明らかなように、No. 6に示すシランガスを用いて成膜するとき、その酸素濃度が大きいことがわかる。酸素濃度が大きいと結晶粒が成長しにくい。本発明のように結晶粒径を大きく成長させるためには酸素濃度が、2×10¹⁹/cm³以下と低いことにもとづく。

【0040】また本発明におけるa-Si膜、ポリシリコン膜等の非結晶Si膜の膜厚と平均粒径、移動度、しきい電圧等との関係を図3~図5に示す。

【0041】図3は膜厚が500Åのとき、図4は膜厚が1000Åのとき、図5は膜厚が2000Åのときの例を示す。

【0042】図3により明らかなように、膜厚が500 Åのとき平均粒径が、250 Å以下になるとその移動度は急激に減少する。そして平均粒径が3000 Å以上になると移動度のパラツキが大きくなる。図4、図5でも 40 同様の傾向を有する。なお図3 ~ 図5 はそれぞれサンプル数n=10、n チャンネルの例を示す。

[0043] 一般に、移動度 μ は下式により得られる。 [0044]

【数1】

$$\mu = L q \left(\frac{1}{2\pi m^* \kappa T}\right)^{1/2} \exp\left(-\frac{E_B}{\kappa T}\right)$$

【0045】ここでLは粒径、qは電荷、m*は有効質量、E。は粒界の障壁高さを示す。

【0046】上記数式より明らかな如く、粒径が大きくなると移動度は比例して大きくなる筈であるが、実際は粒径が大きくなれば障壁高さが大きくなり、図3~図5の如き状態を示すことがわかった。

ガスを用いて成膜したものであり、成膜条件は20%S 【0047】さらに平均粒径が大きくなれば、 SiO_2 i H₁ / He: 800SCCM、圧力0.8 Torrで成 20 ゲート酸化膜の下に存在する粒数にパラツキが生じ、移 動度が大きくパラツクことになる。

【0048】また、図6で示す如く、膜厚が増加するとリーク電流が増大する、そして実用デバイスとしてみるとき、リーク電流を 1×10^{-8} (A)以下に抑えることが望まれる。したがって膜厚は2000 A程度までがリーク電流でみる限り実用範囲ある。なお、図6 はn チャンネルの例を示す。

【0049】以上のことにより、移動度のことより膜厚の最少値は500Åが好ましく、リーク電流より膜厚の 最大値は2000Åが好ましいものとなる。

【0050】図7は本発明による非単結晶度半導体層に形成したMOSFETの V_c — I_D 特性図であり、縦軸は 10^{-6} (A) で示す。図7 (a) はNチャンネルMOSFET特性であり、移動度は50 cm² / V · sec が得られる。

 $[0\ 0\ 5\ 1]$ 図7 (b) はPチャンネルMOSFETの特性であり、この場合も $2\ 4\ cm^2$ /V・sec の移動度を得ることが出来る。

【0052】また図8は本発明の一実施例により形成したC-MOSインパータの回路図(図8(a)参照)とその動作波形図(図8(b)参照)を示す。図8から明らかな如く、本発明のガラス基板上の非単結晶半導体層に低温プロセスで形成したTFTC-MOSインパータは500KHzに対して十分早いスイッチング速度を有するインパータを得ることが出来るのは明らかである。

【0053】なお、この例のサンプルではガラス基板として、保谷ガラス社製のLE30(商品名)を用いている。

【0054】また、この例のC-MOSFETのチャン 50 ネルの幅Wと長さLの関係はL/W=5/20である。

[0055]

【発明の効果】本発明の如きガラス基板上にジシランガ スを用いた低温プロセスによる非単結晶半導体層中にT FTを形成することにより、P-チャンネルの移動度が 20cm² / V·sec、以上、N-チャンネルの移動度が 50cm²/V·sec、以上と十分高い値のTFTを形成 することが出来る。しかもしきい電圧を10V以下と小 さくすることができる。

【0056】従って、図8にも例示する如く、スイッチ ング速度の早いインパータ等の素子をガラス基板の如く 安い基板上に低温で形成することが出来、イメージセン サ、液晶ディスプレイ等のコトスダウンへの貢献は大き いものがある。

【図面の簡単な説明】

【図1】本発明の一実施例のTFTの製造工程説明図の 一部である。

【図2】本発明の一実施例のTFTの製造工程説明図の うち図1の次工程説明図である。

【図3】本発明により形成した膜厚500人における平 均粒径と移動度及びしきい電圧特性図である。

【図4】本発明により形成した膜厚1000人における 平均粒径と移動度及びしきい電圧特性である。

【図5】本発明により形成した膜厚2000人における 平均粒径と移動度及びしきい電圧特性である。

【図6】本発明により形成した非単結晶Si膜の膜厚と リーク電流特性である。

【図7】本発明の一実施例のTFTの特性図である。

【図8】本発明の一実施例のTFTを用いた回路とその 特性図である。


【符号の説明】

- 1 ガラス基板
- ポリシリコン層
- 3 SiOz膜
- 4 ゲート酸化膜
- 5 ゲート電極
- 8 SIO2 膜

【図1】











[図2]




[図3]


(d)

















【手続補正書】

【提出日】平成4年4月7日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正内容】

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は非単結晶半導体装置とその製造方法に係り、特にガラス基板上の非単結晶シリコン (ポリシリコン、アモルファスシリコン等) 膜に形成した神膜トランジスタ (Thin Film Transistor、以下TFTという) の特性を改善するものである。

[0002]

【従来の技術】ファクシミリ用のイメージセンサ等に用いるTFTは、通常石英基板あるいはガラス基板上に形成した多結晶シリコン、アモルファスシリコン等の非単結晶半導体層に形成される。

【0003】従来、石英基板上のTFTは900℃以上の高温プロセスで形成されるが、ガラス基板上のTFTは600℃以下の低温で形成される。この低温プロセスによってTFTを形成するための非単結晶層も当然600℃以下の低温で形成する。

【0004】即ち、ガラス基板上に例えばシラン(Si

 H_4) ガスを用いたプラズマCVD法や減圧CVD法 (LPCVD法) によりアモルファスシリコン $(a-S_i)$ 層を成長させた後、固相成長させて<u>結晶化</u>して活性 層とするものである。

【0005】固相成長させるためには、(1)低温で長時間アニールする方法と(2)レーザーアニール法がある。

【0006】 (1) の長時間アニール法は例えば、550 $^{\circ}$ 0 $^{\circ}$ 600 $^{\circ}$ 00低温の窒素努囲気中で8時間 $^{\circ}$ 56時間加熱して $^{\circ}$ 1層を<u>結晶化</u>するものである。この方法で形成した半導体層に形成したMOSFETにおけるN-チャンネルの移動度の最大値は35cm $^{\circ}$ / $^{\circ}$ V・secが得られたという報告がある。しかし、しきい電圧が17 $^{\circ}$ 10位と非常に高かった。

[0007] また後者の(2)レーザーアニール法はa-Si 層へのレーザー線照射によってこれを<u>結晶化</u>する方法であり、この方法で生成した半導体基板に形成したMOSFETにおけるN-Fャンネルの移動度の最大値は100 cm² /V・s e c に達するということもある。

[0008]

【発明が解決しようとする課題】一般にMOSFETではチャンネルの移動度が高い程スイッチング速度の早い 素子が得られる。

【0009】ところが、前記(1)のシランガスを用い

たa-Si 層の長時間アニール法で形成した半導体基板 に形成したMOSFETにおいては、N-チャンネルの 移動度が最大でも $35cm^2$ /V・sec であり、P- チャンネルの移動度については実用的な値を得ることが できなかった。

【0010】また(2)のレーザーアニール法で形成した半導体基板に形成したMOSFETのNーチャンネルの移動度は高い値が得られるが、この方法ではa-Si層を均一に固相成長させることが困難であり、特に液晶の如き大画面ディスプレイやラインセンサ用に用いるTFTを形成する場合の基板としては不適当であった。

【0011】従って、本発明の目的はスイッチング速度が早く、液晶の如き大画面デイスプレイやラインセンサ用のTFTの形成を可能とする、ガラス基板上の非単結晶半導体層としてチャンネル移動度が大きく、広い面積にわたり均一な半導体層の形成を実現するものである。

[0012]

【課題を解決するための手段】前記目的を達成するため、本発明者は鋭意研究の結果、ガラス基板上の非単結晶半導体層として、その粒径が該半導体層の膜厚の1/2倍~4倍である非単結晶半導体層を用いることによって、特性のよいTFTが得られることを見出した。なお、膜厚は500Å~2000Å、粒径は250Å~8000Åが好ましい。

【0013】さらにこの条件を満足する非単結晶半導体 層は、ジシランガスを用いて、低温プロセスによって形成したa-Si層を固相成長させることによって得られることを見出した。

[0014]

【実施例】本発明の一実施例を図1~図5によって説明する。

【0015】図1、図2は本発明の一実施例であるTFTの一連の製造工程説明図、図3は非単結晶半導体層の特性図、図4、図5は本発明の一実施例に形成したTFTの特性図である。

【0016】本発明の一実施例であるガラス基板上にC-MOSFETから成るTFTを形成する場合の製造工程を説明する。

【0017】まず、非単結晶半導体層を形成するため、 例えば日本電気ガラス社製のネオセラム(商品名)ガラ ス基板1を用意する。

【0018】ネオセラムガラス基板は表1の如き組成である。

[0019]

【表1】

	组 点 (%)
シリカ (SiQ)	67
TRET (AGO)	23
政(0)474 (Liz 0)	4
ナクニア (たの)	2
ジルコニア (2-0)	3
リン酸 (Pz Os)	1

【0020】ネオセラムガラス基板1上に本発明のジシラン (Si_2H_6) ガスを用いた減圧CVD法によりa-Si 層2を約1000 Åの厚さで成膜する (図1 (a) 参照)。

【0021】成膜条件は以下の通りである。

Si₂ H₆ ガス 100SCCM

圧力
Heガス
加熱温度
3 Torr
200SCCM
450℃~570℃

膜厚成長速度 (グロースレート) 50Å~500Å /分

【0022】次にa-Si層2を550℃~600℃で8時間~56時間加熱し固相成長させ<u>固相成長した膜</u>2′とする。

【0023】 <u>固相成長した膜</u>2 にフィールド酸化膜用のSiO₂ 膜3をRFスパッタリングにより形成した後、レジストによりこのSiO₂ 膜3をパターニングしてチャンネル部を開孔する(図1(b)参照)。

【0024】SiO2膜3を含む基板上にゲート酸化膜 4用のSiO2膜4'を形成する。

【0025】ゲート酸化膜4としては、スパッタリングによる SiO_2 膜4′を用いることにより、耐圧性がよく、水素化により界面準位密度の低い酸化膜を得る(図1(c)参照)。

【0026】成膜条件は以下の通りである。

O2 圧 ・4ミリTorr

使用電力 1.5KW 成膜温度 150℃

ターゲットサプストレート (Ts) 150mm

膜厚 500Å~1500Å

[0027] 次にこの上にゲート電極用のa-Si層 5'を形成する(図1(c)参照)。

【0028】レジストを用いた2段階のエッチングにより、ゲート電極のパターニングを行い、ゲート酸化膜4、ゲート電極5を形成する(図1(d)参照)。

【0029】イオン打込み用のマスクとして、一方のチャンネル部開孔部にレジスト6を形成し、開孔部に例えばリン(P)イオンをドープする(図1(e)参照)。

【0030】 このレジスト6 を剥離し、第2 のイオン打ち込みのためのマスク用レジスト7 を形成し、開孔部に例えばホウ素(B) イオンをドープし、C-MOSFE Tを形成する(図1(f) 参照)。

【0031】次にレジスト7を剥離後、N2雰囲気中で550℃~600℃で24時間加熱し、ドーパントの活性化とゲートa-Si層5の結晶化を行う。

【0032】さらに例えばH2雰囲気中で400℃、30分間加熱して水素化を行い、チャンネル層を含む半導体層の欠陥準位を減少させる(図2(a)参照)。

【0033】 この後、基板全体にスパッタリングによって層間絶縁膜としてSiOz膜8を形成する(図2(b)参照)。

【0034】次にこのSiO₂膜8にコンタクトホールを形成し、電極用のアルミニウム膜を成膜後、パターニ*

*ングして、ガラス基板上の非単結晶半導体層中に低温プロセスによりC-MOSFETを完成する。

【0035】本発明においてはガラス基板上にa-Si 層の如き非単結晶Si層を形成するためにジシランガス を用いることを特徴とするが、ジシランガスを用いたa-Si膜とシランガスを用いたa-Si膜の特性を表2 に示す。

[0036]

【表2】

選Na	英思温度 (℃)	アニール会件 (in Na)	凝 月 (A)	X编回新 杂度	主 法/根据	半値幅	选 经	抱 抗 (几·cm)	マリア海皮 (1/6㎡)	ディは をは な (ロディssec)	動態態度 (火⁄の⇒)
1	500	600E x48A	500	/30.5	2.61	0.4	1000	26 205	1.1210 B	50.0	INID TE
2	500	600°C 48h	1500	385	2. 56	•	2000	1.22100	5.7x10" N	92.0	•
3	500	•	2000	504	2.52	•	4000	S.S. 10\$	296-10"17	28.5	•
4	530	•	1100	305	2.77		2000	9.2 2/05	8.7x10° P	13. 2	•
5	530		2300	658	2.86	•	9000	2.5 = 105	1.0 2100	1.18	*
6	540	•	1000	123	1. 23	0.53	500	1.8/00	37x 10" P	11.3	1 × 10 ²⁰

【0037】表2において、膜No. $1\sim5$ はジシランガスを用いて成膜したa-Si膜のデータであり、成膜条件は、He: 200SCCM、圧力: 0.3Torr、 $Si_2H_6:100SCCM$ である。また膜No. 6はシランガスを用いて成膜したものであり、成膜条件は $20\%SiH_4$ /He:800SCCM、圧力0.8Torrで成膜したものである。

【0038】なお、膜No.5は膜厚が厚すぎるため、また膜No.6はシランガスを用いているため、本発明の実施例には含まれない。

【0039】表2より明らかなように、No.6に示すシランガスを用いて成膜するとき、その酸素濃度が大きいことがわかる。酸素濃度が大きいと結晶粒が成長しにくい。本発明のように結晶粒径を大きく成長させるためには酸素濃度が、 2×10^{19} / c m^3 以下と低いことにもとづく。

【0040】また本発明におけるa-Si膜<u>固相成長した膜</u>等の非結晶Si膜の膜厚と平均粒径、移動度、しきい電圧等との関係を図3~図5に示す。

【0041】図3は膜厚が500Åのとき、図4は膜厚が1000Åのとき、図5は膜厚が2000Åのときの例を示す。

【0042】図3により明らかなように、膜厚が500 Aのとき平均粒径が、250A以下になるとその移動度 は急激に減少する。そして平均粒径が3000A以上に なると移動度のパラツキが大きくなる。図4、図5でも 同様の傾向を有する。なお図3~図5はそれぞれサンプル数n=10、n チャンネルの例を示す。

[0043] 一般に、移動度 μ は下式により得られる。 [0044]

【数1】

$$\mu = L q \left(\frac{1}{2\pi m^2 \kappa T}\right)^{\frac{1}{2}} \exp\left(-\frac{E\theta}{\kappa T}\right)$$

【0045】ここでLは粒径、qは電荷、m*は有効質量、E®は粒界の障壁高さを示す。

【0046】上記数式より明らかな如く、粒径が大きくなると移動度は比例して大きくなる筈であるが、実際は粒径が大きくなれば障壁高さが大きくなり、図3~図5の如き状態を示すことがわかった。

【0047】さらに平均粒径が大きくなれば、SiO₂ ゲート酸化膜の下に存在する粒数にバラツキが生じ、移 動度が大きくバラツクことになる。

【0048】また、図6で示す如く、膜厚が増加するとリーク電流が増大する、そして実用デバイスとしてみるとき、リーク電流を 1×10^{-8} (A)以下に抑えることが望まれる。したがって膜厚は2000 Å程度までがリーク電流でみる限り実用範囲である。なお、図6 はn チャンネルの例を示す。

【0049】以上のことにより、移動度のことより膜厚の最小値は500Aが好ましく、リーク電流より膜厚の

最大値は2000Åが好ましいものとなる。

【0050】図7は本発明による非単結晶度半導体層に形成した $MOSFETOV_G - I_D$ 特性図であり、縦軸は 10^{-6} (A)で示す。図7 (a)はNチャンネルMOSFET特性であり、移動度は $50cm^2$ /V・ $Secm^2$

【0051】図7(b)はPチャンネルMOSFETの特性であり、この場合も $24cm^2/V \cdot sec$ の移動度を得ることが出来る。

【0052】また図8は本発明の一実施例により形成したC-MOSインパータの回路図(図8(a)参照)とその動作波形図(図8(b)参照)を示す。図8から明らかな如く、本発明のガラス基板上の非単結晶半導体層に低温プロセスで形成したTFTC-MOSインパータは500KHzに対して十分早いスイッチング速度を有するインパータを得ることが出来るのは明らかである。

【0053】なお、この例のサンプルではガラス基板として、保谷ガラス社製のLE30(商品名)を用いている。

【0054】また、この例のC-MOSFETのチャンネルの幅Wと長さLの関係はL/W=5/20である。【0055】

【発明の効果】本発明の如きガラス基板上にジシランガ

スを用いた低温プロセスによる非単結晶半導体層中にTFTを形成することにより、Pーチャンネルの移動度が20cm²/V・sec、以上、Nーチャンネルの移動度が50cm²/V・sec、以上と十分高い値のTFTを形成することが出来る。しかもしきい電圧を10V以下と小さくすることができる。

【0056】従って、図8にも例示する如く、スイッチング速度の早いインパータ等の素子をガラス基板の如く安い基板上に低温で形成することが出来、イメージセンサ、液晶ディスプレイ等のコトスダウンへの貢献は大きいものがある。

【手続補正2】

【補正対象書類名】明細書 【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】

- 1 ガラス基板
- 2′固相成長した膜
- 3 SiO2膜
- 4 ゲート酸化膜
- 5 ゲート電極
- 8 SIO2膜

フロントページの続き

H01L 27/12

(51) Int. Cl. 5

識別記号 庁内整理番号

P 8728-4M

FΙ

技術表示箇所